Ingénieur R&D HPC (F/H)

Vue d'ensemble

AS+ est la filiale du Groupe EOLEN portant les activités liées au calcul haute performance (HPC). Vous interviendrez sur plusieurs projets de R&D européens dans le domaine du calcul haute-performance.

AS+ est la filiale du Groupe EOLEN portant les activités liées au calcul haute performance (HPC). Nos équipes ont développé, depuis plusieurs années, une forte expertise sur les méthodes et outils de développement dédiés aux plates-formes de calcul intensif : architectures multi-cœurs, accélérateurs, clusters de calcul.  Cette expertise nous permet de proposer, à travers notre centre de compétences HPC, une offre de services complète portant sur le maintien en conditions opérationnelles d’infrastructures de calcul,  le développement, l’optimisation et le portage sur architectures parallèles de codes de calcul et des modes d’intervention au plus proche des besoins de nos clients : conseil/audit, formations, assistance technique ou prestations clé en main.

Les équipes AS+ sont présentes sur plusieurs centres de calcul de premier plan : TGCC (Joliot-Curie & CCRT), IDRIS (Jean-Zay), TOTAL (Pangea 3).

PROFIL DU CANDIDAT

• Diplômes de base Bac + 5 :Ecole d’Ingénieur et/ou master 2 et/ou doctorat 

• Une expérience d’au moins un an dans le calcul haute performance est un plus 

RESPONSABILITES ET MISSIONS 

Vous interviendrez sur plusieurs projets de R&D européens dans le domaine du calcul haute-performance. Ces projets portent sur le développement en collaboration avec le CEA LIST d’un environnement de compilation pour le langage statistique R ciblant des architectures parallèles hétérogènes x86 ou GPU. Cet environnement s’appuie, d’une part, sur le framework LLVM et d’autre part, sur une interface runtime orientée tâche (actuellement StarPU développé par l’INRIA Bordeaux). Les travaux engagés visent à élargir le nombre d’architectures supportées en développant de nouveaux backends (ARM, MIC, OpenCL) ou à étendre le fonctionnement actuel du runtime au-delà d’un nœud de calcul pour supporter des architectures basses consommations intégrant, via une interconnexion spécifique, un grand nombre de blades basse consommation (ARM).

Vos missions comprendront le développement de spécialisateurs LLVM pour de nouvelles architectures, le développement d’une extension du runtime existant, le développement de tests unitaires et de non-régression et la participation à la rédaction de spécifications. De plus, vous serez amené(e) à travailler en interface avec les autres partenaires des projets.

COMPETENCES

Vous disposez des compétences techniques suivantes :

• Environnement Unix/Linux : bash/ksh/tcsh, makefile/autoconf/cmake

• Maîtrise des langages C/C++

• Pratique des environnements de programmation parallèle : MPI, OpenMP et des problématiques de vectorisation 

• Connaissance des environnements de compilation intel et/ou GNU

• Connaissances des architectures x86/SIMD et/ou GPU

La connaissance ou la maîtrise des compétences suivantes sont un plus :

• Connaissance du framework de compilation LLVM

• Pratique assembleur x86

• Autres environnements de programmation parallèle : Cuda, OpenCL ou autre (Cilk, TBB)

• Connaissance des langages R ou ptyhon

• Connaissance architectures ARM, FPGA

COMPETENCES FONCTIONNELLES 

• Rigueur dans l’exécution et la restitution des actions

• Facilités de communication oracle et écrite 

• Capacité d’écoute 

• Capacité à coordonner des équipes techniques 

• Dynamisme et force de proposition 

• Anglais professionnel, Français courant

• Une habilitation relevant de la protection secret de la Défense Nationale peut être exigée.